Felix

技术源于积累,成功始于执着! 个人邮箱:justlxy@mail.dhu.edu.cn QQ:1576109464

PCIe扫盲——关于PCIe参考时钟的讨论

本文来聊一聊PCIe系统中的参考时钟,主要参考资料为PCIe Base Spec和CEM Spec。在1.0a和1.1版本的PCIe Base Spec中并没有详细的关于参考时钟的描述,而是在与之对应的CEM Spec中提及。从V2.0版的PCIe Base Spec开始,在物理层电气子层章节中增加了参考时钟相关的内容,同时提出了PCIe参考时钟的三种架构:

推荐两个实用的PCIe工具软件

本文向大家推荐两个实用的PCIe相关的工具软件,Mindshare的Arbor和Teledyne LeCroy的TeleScan PE。

PCIe V1.1/V2.1/V3.0 Changes Overview

本文将简要地介绍PCIe V1.1相对于V1.0a的主要更新,V2.1相对于V2.0的主要更新,V3.0相对于V2.1的主要更新。主要参考资料来自于Mindshare,将作为附件放在本文的末尾处。

PCIe中的Crosslink与Multi-Root/Multi-Processor系统

在PCIe总线中,Switch是一个特殊的设备,该设备由1个上游端口和2~n个下游端口组成。PCIe总线规定,在一个Switch中可以与RC直接或者间接相连的端口为上游端口,在PCIe总线中,RC的位置一般在上方,这也是上游端口这个称呼的由来。在Switch中除了上游端口外,其他所有端口都被称为下游端口。下游端口一般与EP相连,或者连接下一级Switch继续扩展PCIe链路。其中与上游端口相连的P

Synplify Pro的RTL视图与Technology视图以及优化分析

在进行Verilog/VHDL Coding的时候,很多人喜欢先通过检查设计的RTL视图是否符合预期,然后在通过功能仿真和时序仿真来验证设计的功能正确性。 以Lattice Diamond/Radiant 开发工具中集成的Synplify Pro为例,用户可以在弹出的Synplify Pro的界面中的HDL-Analyst->RTL打开RTL视图(综合完成之后)。

电源完整性分析——数字IC电源静噪和去耦应用手册

推荐一份关于电源完整性分析的学习资料——数字IC电源静噪和去耦应用手册。该资料来源于日本的村田制作所,有中文版的和英文版本。不过中文版中有很多地方翻译的不太妥当(可能是日本人翻译的中文版),建议直接阅读英文版的或者结合英文版的一起阅读。

ECP5/ECP5-5G SerDes复位解读

这篇文章将详细地聊一聊ECP5/ECP5-5G SerDes的复位结构,以及需要的注意事项。考虑到SerDes/PCS是整个FPGA中最为复杂的数模混合设计,其对上电/复位顺序有着严格的要求。为了方便用户快速使用SerDes,而不用过多的去...

ECP5/ECP5-5G SerDes基本特性介绍

ECP5/ECP5-5G的SerDes和ECP3系列的SerDes结构上很像,但是相比于ECP3系列做了一些优化。ECP3采用的是65nm工艺,而ECP5则是40nm的工艺,因此ECP5 SerDes的功耗要相对较低。ECP3的SerDes...

ECP5/ECP5-5G SerDes硬件设计注意事项(二)

上面一篇文章讲到,SerDes的VCCA对电源的质量要求非常高,用户应当尽可能的避免供给VCCA的电源存在较大的噪声。然而,除了这一点,用户还需要考虑来自PCB上的其他噪声源,比如VCCA走线附近的噪声源,甚至是FPGA内部的噪声源。本文将...

ECP5/ECP5-5G SerDes硬件设计注意事项(一)

Lattice ECP5/ECP5-5G的SerDes和前几代产品ECP3/ECP2M/SCM有较大的差异,在硬件设计时,应当注意ECP5/ECP5-5G SerDes的硬件设计需求,不可以直接照搬之前ECP3的设计,或者其他厂商的相关设计。

Lattice ECP5/ECP5-5G SerDes解读系列目录篇

本系列文章将详细介绍,Lattice ECP5/ECP5-5G系列FPGA的SerDes的特性,硬件设计注意事项,FPGA设计注意事项和调试手段总结等内容。由于内容较多,因此将会分为多篇文章讲解,预计将在一个月之内完成80%以上的内容更新。...

电源完整性分析——谨慎使用磁珠

磁珠的全称为铁氧体磁珠滤波器(另有一种是非晶合金磁性材料制作的磁珠),是一种抗干扰元件,滤除高频噪声效果显著。磁珠的主要原料为铁氧体。铁氧体是一种立方晶格结构的亚铁磁性材料。铁氧体材料为铁镁合金或铁镍合金,它的制造工艺和机械性能与陶瓷相似,...

HDL Coding——不要为你的移位寄存器复位!

移位寄存器在HDL设计中很常见,尤其是在Pipeline设计中,经常会使用移位寄存器去增加某一个路径的Latency。

以太网扫盲——SMI(MDC/MDIO)介绍

SMI:串行管理接口(Serial Management Interface),包括MDC和MDIO两条信号线,通常直接被称为MDIO(Management Data Input/Output Interface)。MDIO最早在IEEE 802.3的第22卷定义,后来在第45卷又定义了增强版本的MDIO,其主要被应用于以太网的MAC和PHY层之间,用于MAC层器件通过读写寄存器来实现对PHY层器

常见色域基础知识与色域转换公式(YUV/YCbCr/YIQ/RGB/R'G'B'/CMYK)

所谓色域(Color Space)就是一种颜色的表示方法,针对不同的显示设备不同的系统,往往有不同的表示方法。目前被广泛使用的色域可以被分为三大类:RGB、YIQ/YUV/YCrCb、CMYK。
秒速赛车技巧 秒速牛牛官网 荣鼎彩网 秒速赛车下载 秒速赛车技巧 秒速赛车手机官网 秒速赛车怎么玩 秒速牛牛官网 荣鼎彩平台 荣鼎彩是真的吗